
<html>

<head>

<title>HTML Message</title>

<meta name=generator content=Advanced HTML parser v2>

<meta http-equiv="Content-Type" content="text/html; charset=iso-8859-1">

</head>

<body>

<table border="0" width="100%" cellspacing="0" cellpadding="0">

<tr>

<td>

<font face='Lucida Grande' size='4'><b>*** First Call for Papers ***</b></font><font face='Lucida Grande'><br><br></font><font face='Lucida Grande' size='4'>19th Euromicro Conference on Digital System Design (DSD 2016)<br><br>Aug. 31st - Sept. 2nd, 2016, St. Raphael Resort, Limassol, Cyprus<br></font><font face='Lucida Grande'><br></font><font face='Lucida Grande' size='4'><a href="http://www.cs.ucy.ac.cy/~george/lm/lm.php?tk=cHJhZ21hdGljd2ViICwJCQlwcmFnbWF0aWN3ZWJAbGlzdHMuc3BsaW5lLmluZi5mdS1iZXJsaW4uZGUJMTl0aCBFdXJvbWljcm8gQ29uZmVyZW5jZSBvbiBEaWdpdGFsIFN5c3RlbSBEZXNpZ24gKERTRCAyMDE2KTogRmlyc3QgQ2FsbCBmb3IgUGFwZXJzCTI5CUFkZHJlc3NlcwkxMjQxMAljbGljawl5ZXMJbm8=&url=http%3A%2F%2Fdsd2016.cs.ucy.ac.cy">http://dsd2016.cs.ucy.ac.cy</a><br><br></font><font face='Lucida Grande'>Collocated with the 42nd Euromicro Conference on Software Engineering<br>and Advanced Applications (SEAA 2016)<br><br><br><b><u>SCOPE</u></b><br><br>The Euromicro Conference on Digital System Design (DSD) addresses all<br>aspects of (embedded, pervasive and high-performance) digital and mixed<br>HW/SW system engineering, covering the whole design trajectory from<br>specification down to micro-architectures, digital circuits and VLSI<br>implementations. It is a forum for researchers and engineers from academia<br>and industry working on advanced investigations, developments and<br>applications.<br><br>It focuses on today's and future challenges of advanced system architectures<br>for embedded and high-performance HW/SW systems, application analysis<br>and parallelization, design automation for all design levels, as well as, on<br>modern implementation technologies from full custom in nanometer<br>technology nodes, through FPGAs, to multi-core infrastructures. It covers a<br>multitude of highly relevant design aspects from system, hardware and <br>embedded-software specification, modeling, analysis, synthesis and<br>validation, through system adaptability, security, dependability and fault <br>tolerance, to system energy consumption minimization and multi-objective<br>optimization.<br><br>Authors are kindly invited to submit their work according (but not limited) <br>to the seven main topics of the conference main track. In addition, eight<br>Special Sessions (with their own coordinators and subprogram committees) <br>do also welcome contributions in specific themes of particular interest. <br>All papers are reviewed following guidelines, quality requirements and<br>thresholds that are common to all committees.<br><br><b><u>MAIN TOPICS<br></u></b><br><u>T1: Advanced applications of embedded and cyber-physical systems<br></u><br>Challenging and highly-demanding modern applications in (wireless)<br>communication and networking; networked electronic media, multimedia<br>and ambient intelligence; image and video processing; mobile systems;<br>ubiquitous, wearable and implanted systems; military, space, avionics,<br>measurement, control and automotive applications; wireless sensor network<br>applications; surveillance and security; environmental, agriculture, urban,<br>building, transportation, traffic, energy, hazard and disaster monitoring<br>and control.<br><br><u>T2: Application analysis and parallelization for embedded and high-<br>performance hardware and software design</u><br><br>Application profiling, characterization and bottleneck detection; application<br>restructuring for parallelism; application parallelization, information-flow<br>analysis, scheduling and mapping for application-specific processor; MPSoC<br>memory and communication architecture synthesis; HW/SW co-design and<br>algorithm/architecture matching; combined hardware/software design space<br>exploration and HW/SW system multi-objective optimization; parallelization,<br>scheduling and mapping of applications for (heterogeneous) processor and<br>MPSoC architectures; re-targetable (application-specific) compilation;<br>architectural support for compilers/programming models; performance, <br>energy consumption and other parametric analysis for HW/SW systems;<br>analytical modeling and simulation tools; benchmark applications, workload<br>and benchmarking for heterogeneous HW/SW systems; virtual and<br>FPGA-based system prototyping.<br><br><u>T3: Specification, modeling, analysis, verification and test for systems,<br>hardware and embedded software </u><br><br>Modeling, simulation, design and verification languages; functional, structural<br>and parametric specification and modeling; model-based design and<br>verification; system, hardware, and embedded software analysis, simulation,<br>emulation, prototyping, formal verification, design-for-test and testing at all<br>design levels; dependability, safety, security and fault-tolerance issues. <br><br><u>T4: Design and synthesis of systems, hardware and embedded software <br></u><br>Quality-driven design; model-, platform- and template-based design;<br>design-space exploration; multi-objective optimization; system, processor,<br>memory and communication architecture design; application scheduling and<br>mapping to platforms; (Heterogeneous) multiprocessor systems on-a-chip<br>(MPSoC), hardware multiprocessors and complex accelerators; generic system<br>platforms and platform-based design; processor, memory and<br>communication architectures; 3D MPSoCs and 3D NoCs; ASIP- and<br>GPU-based platforms; software design and programming models for<br>multicore platforms; IP design, standardization and reuse; parallelism<br>exploitation and scalability techniques; virtual components; system of<br>systems; compiler assisted MPSoCs; hardware support for embedded kernels;<br>embedded software features; static, run-time and dynamic optimizations of<br>embedded MPSoCs; benchmarks and benchmarking for MPSoCs; NoC<br>architecture and quality of service; power dissipation and energy issues in<br>SoCs and NoCs.<br><br><u>T6: Programmable/reconfigurable/adaptable architectures<br></u><br>Design methodologies and tools for reconfigurable computing; run-time, <br>partial and dynamic reconfiguration; fine-grained, mixed-grained and<br>coarse-grained reconfigurable architectures; reconfigurable interconnections<br>and NoCs; FPGAs; systems on reconfigurable chip; system FPGAs, structured<br>ASICs; co-processors; processing arrays; programmable fabrics; adaptive<br>computing devices, systems and software; adaptable ASIPs and ASIP-based<br>MPSoCs; hardware accelerators; optimization of FPGA-based cores; shared<br>resource management; novel models, design algorithms and tools for FPGAs<br>and FPGA-based systems; rapid prototyping systems and platforms;<br>adaptable wireless and mobile systems.<br><br><u>T7: New issues introduced by emerging technologies<br></u><br>Important issues for system, circuit and embedded software design<br>introduced by e.g. the nanometer CMOS and beyond CMOS technologies, 3D<br>integration, optical and other new memory and communication technologies;<br>new human-machine interfaces; neural- and bio-computation; (bio) sensor<br>and sensor network technologies; pervasive and ubiquitous computing<br>(Internet of Things); related design methods and EDA tools; Flexible Digital<br>Radio-digital architecture design and methodologies concepts for<br>multi-standard, multi-mode flexible radios.<br><br><b><u>SPECIAL SESSIONS/ORGANIZERS<br></u></b><br><u>DTFT: Dependability, Testing and Fault Tolerance in Digital Systems<br></u>H. Kubatova (CTU Prague, CZ), Z. Kotasek (TU Brno, CZ)<br><br><u>MCSDIA: Mixed Criticality System Design, Implementation and Analysis<br></u>K. Gruttner (OFFIS, DE), E. Villar (TEISA U Cantabria, ES)<br><br><u>AHSA: Architectures and Hardware for Security Applications<br></u>Paris Kitsos (TEI of Western Greece, GR)<br><br><u>DCPS: Design of Heterogeneous Cyber-Physical Systems<br></u>M. Geilen, (TUE, NL), D. Quaglia (U Verona, IT)<br><br><u>ASHWPA: Advanced Systems in Healthcare, Wellness and Personal Assistance<br></u>F. Leporati (U Pavia, IT)<br><br><u>ASAIT: Architectures and Systems for Automotive and Intelligent<br>Transportation<br></u>S. Niar (U Valenciennes, FR)<br><br><u>SDSG: System Design for the Smart Grid<br></u>R. Jacobsen (Aarhus U, DK), E. Ebeid (Aarhus U, DK)<br><br><u>EPDSD: European Projects in Digital System Design<br></u>F. Leporati (U Pavia, IT), L. Jozwiak (TUE, NL)<br><br><b><u>SUBMISSION GUIDELINES<br></u></b><br>Authors are encouraged to submit their manuscripts to<br><a href="http://www.cs.ucy.ac.cy/~george/lm/lm.php?tk=cHJhZ21hdGljd2ViICwJCQlwcmFnbWF0aWN3ZWJAbGlzdHMuc3BsaW5lLmluZi5mdS1iZXJsaW4uZGUJMTl0aCBFdXJvbWljcm8gQ29uZmVyZW5jZSBvbiBEaWdpdGFsIFN5c3RlbSBEZXNpZ24gKERTRCAyMDE2KTogRmlyc3QgQ2FsbCBmb3IgUGFwZXJzCTI5CUFkZHJlc3NlcwkxMjQxMAljbGljawl5ZXMJbm8=&url=https%3A%2F%2Feasychair.org%2Fconferences%2F%3Fconf%3Ddsd2016.">https://easychair.org/conferences/?conf=dsd2016.</a> <br>Should an unexpected web access problem be encountered, please contact<br>the Program Chair by email (dsd2016@easychair.org).<br><br>Each manuscript should include the complete paper text, all illustrations,<br>and references. The manuscript should conform to the IEEE format:<br>single-spaced, double column, US letter page size, 10-point size Times<br>Roman font, up to 8 pages. In order to conduct a blind review, no indication<br>of the authors' names should appear in the manuscript, references included.<br><br><b>CPS, Conference Publishing Services, publishes the (ISI indexed) DSD<br>Proceedings, available worldwide through the IEEE Xplore Digital Library.<br>Extended versions of selected best papers will be published in a special<br>issue of the ISI indexed "<i>Microprocessors and Microsystems: Embedded<br>Hardware Design</i>" Elsevier journal<br><a href="http://www.cs.ucy.ac.cy/~george/lm/lm.php?tk=cHJhZ21hdGljd2ViICwJCQlwcmFnbWF0aWN3ZWJAbGlzdHMuc3BsaW5lLmluZi5mdS1iZXJsaW4uZGUJMTl0aCBFdXJvbWljcm8gQ29uZmVyZW5jZSBvbiBEaWdpdGFsIFN5c3RlbSBEZXNpZ24gKERTRCAyMDE2KTogRmlyc3QgQ2FsbCBmb3IgUGFwZXJzCTI5CUFkZHJlc3NlcwkxMjQxMAljbGljawl5ZXMJbm8=&url=http%3A%2F%2Fwww.journals.elsevier.com%2Fmicroprocessors-and-microsystems%2F">http://www.journals.elsevier.com/microprocessors-and-microsystems/</a><br></b><br><b><u>IMPORTANT DATES<br><br></u></b>· Submission of papers: April 8, 2016<br>· Notification of acceptance/rejection: May 30, 2016<br>· Camera-Ready submission: June 27, 2016<br><b><u><br>DSD STEERING COMMITTEE<br></u></b><br>· Lech Jozwiak (TU Eindhoven, NL) - Chairman<br>· Krzysztof Kuchcinski (U Lund, SE)<br>· Antonio Nunez (IUMA/ULPGC, ES)<br>· Francesco Leporati (U Pavia, IT)<br>· Eugenio Villar (TEISA U Cantabria, ES)<br>· Jose Silva Matos (U Porto, PT)<br><br><b><u>PROGRAM CHAIRS <br></u></b><br>· Paris Kitsos (TEI West. Greece, GR) - Chair<br>· Odysseas Koufopavlou (U Patras, GR) - Honorary Chair<br><br><b><u>GENERAL CHAIR<br></u></b><br>· George A. Papadopoulos (U Cyptus, CY)<br><br></font><font face='Lucida Grande' size='4'><b><u>To be removed from this list, please click this link: <a href="http://www.cs.ucy.ac.cy/~george/lm/lm.php?un=cHJhZ21hdGljd2ViICwJCQlwcmFnbWF0aWN3ZWJAbGlzdHMuc3BsaW5lLmluZi5mdS1iZXJsaW4uZGUJMTl0aCBFdXJvbWljcm8gQ29uZmVyZW5jZSBvbiBEaWdpdGFsIFN5c3RlbSBEZXNpZ24gKERTRCAyMDE2KTogRmlyc3QgQ2FsbCBmb3IgUGFwZXJzCTI5CUFkZHJlc3NlcwktLQkxMjQxMAl1bnN1YnNjcmliZQlubwlubw==">Unsubscribe</a><br></u></b></font><font face='Lucida Grande'><br></font>

</td>

</tr>

</table>

<img src="http://www.cs.ucy.ac.cy/~george/lm/lm.php?tk=cHJhZ21hdGljd2ViICwJCQlwcmFnbWF0aWN3ZWJAbGlzdHMuc3BsaW5lLmluZi5mdS1iZXJsaW4uZGUJMTl0aCBFdXJvbWljcm8gQ29uZmVyZW5jZSBvbiBEaWdpdGFsIFN5c3RlbSBEZXNpZ24gKERTRCAyMDE2KTogRmlyc3QgQ2FsbCBmb3IgUGFwZXJzCTI5CUFkZHJlc3NlcwkxMjQxMAlvcGVuCW5vCW5v&url=" alt="LM Opening" height="1" width="1" />

</body>

</html>